# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2002-176440

(43) Date of publication of application: 21.06.2002

(51) Int. CI.

H04L 12/56 H04L 29/06

(21) Application number: 2000-373732 (71) Applicant: FUJITSU LTD

(22) Date of filing:

08. 12. 2000


(72) Inventor: TSURUOKA TETSUAKI

KOJIMA YUTI

## (54) PACKET PROCESSING UNIT

## (57) Abstract:

PROBLEM TO BE SOLVED: To provide a packet processing unit that can suppress overhead so as to attain high-speed processing for packets. SOLUTION: A packet input means 11 receives packets. An internal information takeover means 12 conducts takeover control by using information inside of a processor for internal information. A packet arithmetic means 13 applies arithmetic processing to the received packets on the basis of the internal information. A packet output means 14 outputs the packets after being subjected to the arithmetic operation. A communication line L interconnects packet processing processors 10-1, 10-k and 10-n in series.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's

decision of rejection]

[Kind of final disposal of application other than the examiner's decision of

rejection or application converted

registration

[Date of final disposal for

application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's

decision of rejection]

[Date of requesting appeal against

## (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2002-176440

(P2002-176440A)

(43)公開日 平成14年6月21日(2002.6.21)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

H 0 4 L 12/56

29/06

H04L 11/20 13/00

102Z 5K030

305B 5K034

### 審査請求 未請求 請求項の数7 〇L (全 10 頁)


(21)出願番号 特願2000-373732(P2000-373732) (71)出願人 000005223 富士通株式会社 (22)出願日 平成12年12月8日(2000.12.8) 神奈川県川崎市中原区上小田中4丁目1番 1号 (72)発明者 鶴岡 哲明 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 小島 祐治 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (74)代理人 100092152 弁理士 服部 毅巌 Fターム(参考) 5K030 GA03 HA08 HD03 JL06 LE03

## (54) 【発明の名称】 パケット処理装置

### (57)【要約】

【課題】 オーバヘッドを抑制し、バケットの高速処理 を行う。

【解決手段】 パケット入力手段11は、パケットを入 力する。内部情報引き継ぎ手段12は、プロセッサ内部 の情報を内部情報として引き継ぎ制御する。バケット演 算手段13は、内部情報にもとづいて、入力したパケッ トを演算処理する。パケット出力手段14は、演算後の パケットを出力する。通信ラインしは、パケット処理プ ロセッサ10-1~10-k~10-nを直列接続す る。



5K034 AA02 BB06 MM39

#### 【特許請求の範囲】

【請求項1】 パケットの処理を行うパケット処理装置 において.

パケットを入力するパケット入力手段と、プロセッサ内部の情報を内部情報として引き継ぎ制御する内部情報引き継ぎ手段と、前記内部情報にもとづいて、入力したパケットを演算処理するパケット演算手段と、演算後のパケットを出力するパケット出力手段と、から構成される複数のパケット処理プロセッサと、

前記パケット処理プロセッサを直列接続する通信ライン 10 と、

を有することを特徴とするパケット処理装置。

【 請求項2 】 前記内部情報引き継ぎ手段は、前記内部情報として、状態フラグの値を引き継ぐことを特徴とする請求項1記載のパケット処理装置。

【請求項3】 前記内部情報引き継ぎ手段は、前記内部情報として、バケット処理プログラムを格納するプログラムバンクの番地情報を引き継ぐことを特徴とする請求項1記載のバケット処理装置。

【請求項4】 前記内部情報引き継ぎ手段は、前記内部 20 情報として、ローカルレジスタに格納された演算結果を引き継ぐことを特徴とする請求項1記載のパケット処理 装置

【請求項5】 前記内部情報引き継ぎ手段は、前記内部情報の引き継ぎタイミングを設定することを特徴とする請求項1記載のパケット処理装置。

【請求項6】 前記内部情報引き継ぎ手段は、前記内部情報を選択的に引き継ぐことを特徴とする請求項1記載のパケット処理装置。

【請求項7】 パケットの処理を行うパケット処理プロ 30 セッサにおいて、

パケットを入力するパケット入力手段と、

プロセッサ内部の情報を内部情報として引き継ぎ制御する内部情報引き継ぎ手段と、

前記内部情報にもとづいて、入力したパケットを演算処理するパケット演算手段と、

演算後のパケットを出力するパケット出力手段と、 を有することを特徴とするパケット処理プロセッサ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、バケット処理装置 に関し、特に通信ネットワークに対するバケットの処理 を行うバケット処理装置に関する。

[0002]

【従来の技術】近年、コンピュータや様々な情報処理機器が、ネットワークにより相互接続し、通信システムの規模は拡大している。通信システムを構築するネットワークで現在主流なのは、IP(Internet Protocol)によるネットワークである。IPは、ネットワーク層に相当するコネクションレス型のプロトコルである。

【0003】 I Pネットワークにおけるパケット処理は、パケットへッダのチェックサムの計算、宛先テーブルの検索、パケットへッダ書き換え等のパケットを中継するのに必要な処理に加え、ネットワークにおける通信を制限するためのパケットフィルタリングの実装が求められる。

【0004】 これらの処理は、専用のハードウェアで行うには煩雑であるうえ、プロトコル自体の改訂に伴う処理手順の変更もありうるため、従来ではプロセッサによってソフトウェア処理するのが一般的であった。

【0005】例えば、プロセッサとメモリをバスによって接続し、プロセッサがメモリ内に格納したプログラムのソフトウェア処理を行うことによって、パケット処理を実行する。

【0006】しかし、こうしたバケット処理では、メモリへの読み出し/書き込みといったメモリへのアクセスが生じるためにオーバヘッドが増加し、さらにメモリ自身のアクセス帯域幅の制限により、バケット処理の高速化が困難であった。

20 【0007】そこで、特願平11-158514号公報では、パケットデータを直接取り込むレジスタであるパケットアクセスレジスタをプロセッサ内に設け、このパケット処理プロセッサを、複数直列に接続している。

【0008】 これにより、前段のパケット処理プロセッサのパケット処理結果出力を、次のパケット処理プロセッサのデータ入力とすることにより、1つのパケットはパイプライン処理で実行される。

【0009】このようなパイプライン処理系を構成する ことにより、従来のプロセッサとメモリを接続した構成 よりも、効率的にパケット処理を行うことができる。 【0010】

【発明が解決しようとする課題】しかし、上記のような 従来技術では、パケット入出力部を持つプロセッサを直 列に接続し、パケット処理を複数に分割して実行して も、接続したプロセッサ数に見合った性能向上は望めな いといった問題があった。

【0011】パケット処理を複数に分割して実行した場合、処理途中の状態を、前段側プロセッサから後段側プロセッサへと引き継ぐととが必要であるが、従来技術では、この引き継ぐ情報をバラメータの形で行っていた。したがって、前段側プロセッサでは、バラメータを生成する処理が、また後段側プロセッサでは、そのパラメータを解釈して判定する処理が必要とされていた。

【0012】例えば、バケットのプロトコルタイプに応じて、対応する処理を分ける場合、バケットへッダを解析してプロトコルタイプを判定する処理と、特定プロトコルに対して実行すべき処理と、をそれぞれ別プロセッサに分割する。

【0013】すると、前段側プロセッサでは、プロトコ 50 ル判定結果にもとづく値をパラメータに変換して後段側

20

へ送信し、後段側プロセッサでは、そのパラメータを自 身が処理対象とするプロトコルを示しているか否かを比 較判定する処理が発生する。

【0014】このような処理オーバヘッドは、所要スル ープットが髙くなれば、髙くなるほど厳しくなる。例え ば、処理が5ステップとしたとき、各プロセッサの許容 処理時間が命令ステップ数換算で100ステップである 場合は、オーバヘッドは5%に過ぎないが、許容処理時 間が10ステップになると50%に達し、さらに高いス ループットを求められる場合は、事実上オーバヘッドと なる処理が大半になってしまう。

【0015】したがって、処理プロセッサをパイプライ ン構成に配備し、実行すべき処理を複数の処理ステージ に分割して、1プロセッサあたりの処理量を抑制しよう としても、従来技術のように、プロセッサ間での情報の やりとりをパラメータという一般化した形で行っている と、上述のようにオーバヘッドが増加してしまう。

【0016】本発明はこのような点に鑑みてなされたも のであり、オーバヘッドを抑制し、パケットの高速処理 を可能にしたパケット処理装置を提供することを目的と する。

#### [0017]

【課題を解決するための手段】本発明では上記課題を解 決するために、図1に示すような、パケットの処理を行 **うパケット処理装置1において、パケットを入力するバ** ケット入力手段11と、プロセッサ内部の情報を内部情 報として引き継ぎ制御する内部情報引き継ぎ手段12 と、内部情報にもとづいて、入力したパケットを演算処 理するパケット演算手段13と、演算後のパケットを出 力するパケット出力手段14と、から構成される複数の 30 る。図2はスイッチング・ルータの構成を示す図であ パケット処理プロセッサ10-1~10-k~10-n と、パケット処理プロセッサ10-1~10-k~10 -nを直列接続する通信ラインしと、を有することを特 徴とするパケット処理装置1が提供される。

【0018】ととで、パケット入力手段11は、パケッ トを入力する。内部情報引き継ぎ手段12は、プロセッ サ内部の情報を内部情報として引き継ぎ制御する。バケ ット演算手段13は、内部情報にもとづいて、入力した パケットを演算処理する。パケット出力手段14は、演 算後のパケットを出力する。通信ラインしは、パケット 処理プロセッサ10-1~10-k~10-nを直列接 続する。

#### [0019]

【発明の実施の形態】以下、本発明の実施の形態を図面 を参照して説明する。図1は本発明のパケット処理装置 の原理図である。パケット処理装置1は、パケット処理 プロセッサ10-1~10-k~10-nを含み、パケ ット処理プロセッサ10-1~10-k~10-nは、 通信ラインしで直列(縦列)接続して、パイプライン処 理構成をとる。

【0020】パケット処理プロセッサ10-1~10k~10-n(総称する場合は、パケット処理プロセッ サ10)に対し、パケット入力手段11は、パケットを 入力する。

【0021】内部情報引き継ぎ手段12は、プロセッサ 内部の情報を内部情報として引き継ぎ制御する。すなわ ち、前段側のパケット処理プロセッサから送信された内 部情報を受信して引き継ぎ、また自己のプロセッサの内 部情報を後段側のバケット処理プロセッサへ送信する。 【0022】なお、ここでの内部情報とは、従来技術の ような、内部状態を一旦変換して生成したパラメータで はなく、バケット処理プロセッサの内部実行状態そのま まを示す情報のことである。本発明ではこのような内部 情報をプロセッサ間で引き継ぐため、パラメータの生成 処理やパラメータの解釈判定処理等が不要となり、オー バヘッドを削減することができる。

【0023】パケット演算手段13は、前段側から送信 された内部情報にもとづいて、入力したパケットを演算 処理する。パケット出力手段14は、演算後のパケット を後段側へ出力する。

【0024】なお、図中、内部情報Daは、前段側から 送信された内部情報である。内部情報Dbは、後段側へ 送信する、パケット処理プロセッサ10の内部実行状態 を示す内部情報である。パケットPaは、前段側で処理 されたパケットである。パケットPbは、後段側へ送信 する、パケット処理プロセッサ10で処理されたパケッ トである。

【0025】次に本発明のパケット処理装置1を搭載す る装置例としてスイッチング・ルータについて説明す る。スイッチング・ルータ100は、複数のラインカー ドと、スイッチ部120とを含み、これらはアプリケー ション・インタフェースを通じてソフトウェアからの動 作設定を受ける。

【0026】ラインカード110に対し、物理リンクか ら受信したデータは、レシーバ111bでデータストリ ームに変換され、フレーマ112を通じてパケットとし て抽出される。

【0027】パケット・クラシファイ部113は、抽出 されたバケットに対し、中継先判定等のパケット・クラ シファイ処理を行う。また、宛先や必要な品質制御を決 定し、スイッチ・インタフェース部114を介し、スイ ッチ部120へとパケットを引き渡す。スイッチ部12 0は、パケット・クラシファイ処理によって指定された 出力先に、パケットを中継する。

【0028】一方、スイッチ部120からスイッチ・イ ンタフェース部114を介し、パケットの中継を受けた ラインカード110は、パケット・クラシファイの結果 にもとづき、定められたキュー115のパケットをフレ 50 ーミング処理及び物理レイヤによる物理リンクに応じた

5

形式に変換して、フレーマ112、ドライバ111aを 介して物理リンクへ送出する。

【0029】このスイッチング・ルータ100に対する本発明のパケット処理装置1の機能は、パケット・クラシファイ部113に用いられている。そして、ここでパケットのプロトコル種別を判定し、パケットへッダにもとづき、宛先を判定し、スイッチ・インタフェース部114、スイッチ部120に対し、どこへ中継するかの情報をパケットとともに通知し、またパケットの内容に応じて適用品質制御を決定する。

【0030】次に本発明のバケット処理装置1の動作 (第1の実施の形態とする)についてさらに詳しく説明 する。図3は3段構成のバケット処理プロセッサを含む パケット処理装置の構成を示す図である。

【0031】パケット処理装置1aは、パケット処理プロセッサ(以下、単にプロセッサと呼ぶ)10a~10 cを含み、各プロセッサはパケット入力手段11a~1 1cにパケットが到着するタイミングに同期して処理プログラムを起動する。図では、パケットの到着タイミングを別信号(パケット到着タイミングT0~T3)とし 20 て伝達している。

【0032】そして、時間の経過(内部クロックのサイクル経過)にしたがって、各プロセッサ個別に持つプログラム(またはマイクロコード)16a~16cにもとづいて処理を実行する。個々のプロセッサは、処理スループットによって決まる許容処理時間(例えば、4サイクル)分の処理を実行すると、そのパケットに対するプログラム処理を終了する。

【0033】入力されたパケットは、プロセッサ内部のシフトレジスタ構造のパケットアクセスレジスタ15a~15cを経て、パケット出力手段14a~14cへと順次送られる。また、パケット出力タイミングにあわせ、パケット到着タイミングも次段へと出力する。

【0034】このとき、パケット到着タイミングを次段のプロセッサに引き渡すタイミングで、内部情報引き継ぎ手段12a~12cは前段側プロセッサの内部情報を、パケット処理終了時に、後段側プロセッサに引き渡す。後段側プロセッサは、その内部情報をパケット到着タイミングと同期して自身に取り込む。

【0035】すると、実際には、後段側プロセッサは、バケット処理を新規に開始しているにもかかわらず、前段のプロセッサの実行情報を引き継いでいるため、前段側プロセッサの処理をそのまま継続するのと同等な処理が行える。

【0036】次に上記の内容について、図に示す3段構成のパケット処理系の例にもとづいて説明する。1段目のプロセッサ10aは、入力されたパケットデータPinをパケット入力手段11aで受け取る。そして、パケット先頭を示すパケット到着タイミングT0に同期して、自身が実行する処理プログラムを起動する。

【0037】 このとき、プロセッサ10aは、最初のプロセッサであるため、前段のプロセッサから引き継ぐ内部状態は存在しない。パケットデータPinは、プロセッサ10a内部のパケットアクセスレジスタ15aを経て、一定のレイテンシで順次パケット出力手段14aへと送られていく。この間にパケット演算手段13aは、プログラム16aによるパケット処理を実行し、処理スループットによって決まる許容処理時間内の処理を実行して、そのパケットに対するプログラム処理を終了する。

【0038】そして、パケット出力手段14aは、プロセッサ10aで処理したパケットP1及びパケット到着タイミングT1をプロセッサ10bへと出力する。このとき、内部情報引き継ぎ手段12aは、プロセッサ10a自身の内部状態を示す内部情報D1を出力する。

【0039】2段目のプロセッサ10bに対し、プロセッサ10aのパケット出力手段14aからの出力を、パケット入力手段11bで受信し、パケット到着タイミング信号T1に同期して、自身が実行する処理プログラムを起動する。

【0040】この起動に先立ち、プロセッサ10bはプロセッサ10aが出力する内部情報D1を取り込み、自身の内部状態とする。プロセッサ10b内でバケットデータP1は、パケットアクセスレジスタ15bを通じて、一定のレイテンシでパケット出力手段14bへと送られていく。この間にパケット演算手段13bは、プログラム16bによるパケット処理を実行し、処理スループットによって決まる許容処理時間内の処理を実行して、そのパケットに対するプログラム処理を終了する。

【0041】そして、バケット出力手段14bは、プロセッサ10bで処理したバケットP2及びバケット到着タイミングT2をプロセッサ10cへと出力する。このとき、内部情報引き継ぎ手段12bは、プロセッサ10b自身の内部状態を示す内部情報D2を出力する。

【0042】3段目のプロセッサ10ck対し、プロセッサ10bのパケット出力手段14bからの出力を、パケット入力手段11cで受信し、パケット到着タイミングT2に同期して自身が実行する処理プログラムを起動する。

40 【0043】 この起動に先立ち、プロセッサ10cはプロセッサ10bが出力する内部情報D2を取り込み、自身の内部状態とする。プロセッサ10c内でパケットデータP2は、パケットアクセスレジスタ15cを通じて、一定のレイテンシでパケット出力手段14cは、プログラム16cによるパケット処理を実行し、処理スループットによって決まる許容処理時間内の処理を実行して、そのパケットに対するプログラム処理を終了する。【0044】そして、パケット出力手段14cは、プロセッサ10cで処理したパケットPout及びパケット

到着タイミングT3を外部へ出力する。このとき、プロ セッサ10cはパケット処理系の最終段であるため、ブ ロセッサ10cの内部情報D3(図示せず)は出力する 必要はない。

【0045】図4はパケット処理装置1aに対する内部 情報の引き継ぎ動作のタイミングチャートを示す図であ る。プロセッサ10a~10cのそれぞれに対し、パケ ット到着タイミングT0~T2、入力パケットデータP in、P1、P2、内部情報D1~D3、実行命令M1 ~M3、出力パケットデータP1、P2、Pout、を 10 示している。

【0046】ととで、内部情報の引き継ぎ動作について 説明すると、プロセッサ10aでは、パケットデータP inを実行命令C1~C4で処理してパケットデータP 1を出力する。この際、実行命令C1~C4に対応する 内部状態がそれぞれS0~S3であり、内部状態S4は 次段のプロセッサ10bに引き継がれる。そして、プロ セッサ10bでは、パケットデータP1を引き継いだ状 態からパケット処理を行う(プロセッサ10aの内部状 態S4は、プロセッサ10bの内部状態S0に対応して 20 いる)。以降同様である。

【0047】次に第2の実施の形態について説明する。 第2の実施の形態は、プロセッサ間で引き継ぐ内部情報 として、状態フラグを引き継ぐ場合である。プロセッサ 10では、命令実行結果によってセット/クリアが変化 し、また、その値によって命令の実行動作を変える状態 フラグを備える。プロセッサ10は、各命令実行後、そ の実行結果を評価して、状態フラグのフラグ値を更新す る。

【0048】フラグ値には、例えば、キャリーや零等が 30 あり、命令実行結果でキャリー (桁上がり) が発生した ならば、プロセッサIOは、キャリーフラグを立てる。 また、こうしたフラグの値に応じて命令の動作が変わる ものとして条件分岐命令や条件実行命令がある。

【0049】すなわち、条件分岐は、指定したフラグ値 が指定条件値を満たしていれば指定先の命令から処理を 継続する。また、条件実行は、指定したフラグ値が指定 条件値を満たしているときにその命令を実行し、満たし ていなければその命令を実行しない(命令クロックサイ クルは消費するので動作的にはノーオペレーションと等 40 価になる)。

【0050】とのような状態フラグの値を内部情報とし て引き継ぐことにより、例えば、前段のプロセッサにお いては、フラグ値の判定処理まで実行し、後段のプロセ ッサではその条件値によって異なる処理をする、という 処理分担が可能となる。

【0051】次に第3の実施の形態について説明する。 第3の実施の形態は、内部情報としてバンク情報を引き 継ぐ場合である。図5はプログラムバンクを示す図であ

ンクに分けて格納する。また、プログラムバンクの切替 え処理は、命令手順中のプログラムバンク切替え命令に したがって行う。切替え命令が実行された後は、その命 令が指定する番地へ行き、その番地のプログラムから処 理を開始する。このようなことを繰り返して、最終番地 まで実行していく。

【0052】図では、プログラムバンクBI~B4に対 し、カウンタ20で指示された番地にしたがって、命令 が切り替わる様子を示している。最初、プログラムバン クB1の0番地~2番地に格納されている命令を実行 し、その後、プログラムバンクB3の2番地に切り替わ

【0053】そして、プログラムバンクB3の2番地~ 6番地に格納されている命令を実行し、その後、プログ ラムバンクB2の6番地に切り替わり、プログラムバン クB2の最終番地まで命令を実行する。

【0054】このようなプログラムバンク切替え処理に 対し、1つのプロセッサが担当するパケット処理を、例 えば、入力パケットフォーマットに応じて、各プロセッ サ間で実行する命令を変えるといったような分岐処理に 適用することができる。この場合に、プロセッサ間でプ ログラムバンクの番地を内部情報として引き継ぐよろに すれば、効率のよいパイプライン処理が可能になる。

【0055】次に第4の実施の形態について説明する。 第4の実施の形態は、内部情報として、ローカルレジス タに格納された情報を引き継ぐ場合である。プロセッサ 10は、演算結果を内部で保持するためのローカルレジ スタ (例えば、パケット演算手段13内に含まれる)を 備えている。

【0056】例えば、パケットから特定のフィールドを 取り出した値を加工する場合、パケットから特定のフィ ールドを抽出し加工を行い、加工結果をローカルレジス タに格納する。そして、ローカルレジスタに格納された 加工結果を内部情報として、次段のプロセッサへ引き継 ぎ、次段のプロセッサで再度加工の処理を実行する。

【0057】このように、ローカルレジスタに格納され た情報を内部情報として、引き継ぐようにすれば、効率 のよいパイプライン処理が可能になる。次に第5の実施 の形態について説明する。ととまでの説明では、各プロ セッサの処理が、時間軸上でオーバラップしない例につ いて説明したが、第5の実施の形態では、連続する2つ のプロセッサについて前段側がバケットスループットで 許容される処理時間を使い尽くすより前に、後段側のブ ロセッサでバケット処理を開始する場合である。

【0058】例として、各プロセッサ内でのパケット蓄 積時間が、パケットスループットで許容される処理時間 より短い場合を考える。この場合、前段側のパケット処 理が完了してから後段側にその実行時のプロセッサ内部 の処理状態を引き継どうとしても、その時点では後段側 る。プロセッサ10は、命令手順を複数のプログラムバ 50 でのパケット処理が開始されているため、引き継ぐとと

(6)

ができない。

【0059】ところが、前段側ですべての処理を完了する前であっても、後段側が処理を開始するにあたり、必要な情報がすべて用意できているなら、その内部状態を後段のパケット処理に引き継げば、その後も引き続き前段側のプロセッサがそのパケットに対し残った処理を継続できる。このとき、前段側プロセッサが、その残った処理として行えるのは、後段側プロセッサに引き継ぐべき内部状態に関与しない処理である。

【0060】第1の実施の形態では、パケット処理終了時が、内部情報の通知を行うタイミングとなっているが、第5の実施の形態では、パケット処理が終了する前に、プロセッサの内部状態を後段に通知する処理を起動するタイミングを発生する。

【0061】具体的な方法としては、例えば、各プロセッサで発生するパケットのレイテンシによって固定的に 通知時期を定める方法、プログラム実行開始から何サイクル目に内部情報を後段へ出力するかを設定する方法等がある。

【0062】次に第6の実施の形態について説明する。 第1~第5の実施の形態では、内部情報を各プロセッサ 間で必ず引き継ぐものとした。しかし、内部状態を引き 継ぐことが不都合になるケースがある。

【0063】すなわち、隣接するプロセッサ同士で実行すべき処理の関連性あるいは連続性が疎である場合に、前段の情報を引き継ぐと効率のよいバケット処理ができない。

【0064】例えば、前段側プロセッサで処理プロトコル別にプログラムバンクを使い分けており、後段側プロセッサではプロトコル非依存の処理を行う場合に、プロ 30グラムバンクの値を引き継ぐような操作を行うと、それぞれのプログラムバンクに同じプログラム命令を記述する必要が出てきて効率的ではない。

【0065】したがって、第6の実施の形態では、内部情報を引き継ぐか否かの設定を行えるようにする。これにより、処理形態に応じて最適なパケット処理が可能になる。

【0066】図6は内部情報の選択的引き継ぎ制御の構成を示す図である。この例では、プログラムバンク番地と状態フラグとを、それぞれ独立に前段から引き継ぐか 40 否かを指定することを可能としている。

【0067】設定レジスタ131は、内部情報を引き継ぐか否かの内容を保持し、その旨をAND素子135 a、135bに送信する。タイミング制御部132は、パケット到着タイミングを受信してリタイミングし、内部情報更新タイミング信号としてAND素子135a、135bに送信する。

【0068】バンク状態保持FF123、フラグ状態保持FF124は、それぞれプロセッサ内にで実行プログラムバンク値、フラグ値を保持し、プロセッサの命令実 50

行を制御するとともに、その実行結果によって更新される仕組みを持つ。

【0069】AND案子135aは、設定レジスタ13 1がパンク状態引き継ぎ許可としているときのみパンク 状態保持FF123に更新タイミング信号を出力し、パンク状態保持FF123は、とのタイミング信号を受信 したとき、パンク状態通知入力の値を取り込む。

【0070】AND紫子135bは、設定レジスタ13 1がフラグ状態引き継ぎ許可としているときのみ、フラグ状態保持FF124に更新タイミング信号を出力し、フラグ状態保持FF124は、このタイミング信号を受信したときにフラグ状態通知入力の値を取り込む。

【0071】 このように、設定レジスタ131に外部から引き継ぎ有無を設定しておいて、その設定内容に応じ、パケットタイミング信号に同期した状態フリップフロップの更新を、マスクまたは許可する。このような構成で、内部情報を選択的に引き継ぐことで、より適切なパケット処理を行うことが可能になる。

【0072】以上説明したように、本発明のパケット処20 理装置1は、複数のプロセッサを直列配備し、内部情報の引き継ぎ制御を行って、処理内容を複数のプロセッサで分割する構成とした。

【0073】 これにより、プロセッサ間処理の引き継ぎに伴うオーバヘッドを抑制することができる。また、1 プロセッサあたりの許容処理時間が少ない場合でも、本発明を適用したプロセッサの数を増やすことで、バケット処理スループットを維持したままバケット処理を行うことが可能になる。

【0074】なお、上記の第1~第6の実施の形態で内 部情報を引き継ぐ場合には、内部情報すべてを引き継ぐ ような構成としたが、一部の情報のみを引き継ぐような 構成にしてもよい。

[0075]

【発明の効果】以上説明したように、本発明のパケット処理装置は、直列接続された複数のパケット処理プロセッサ間で、プロセッサ内部の情報を内部情報として引き継いで、パケットの演算処理を行う構成とした。これにより、オーバヘッドを抑制し、パケットを高速に処理することが可能になる。

40 【図面の簡単な説明】

【図1】本発明のバケット処理装置の原理図である。

【図2】スイッチング・ルータの構成を示す図である。

【図3】3段構成のバケット処理プロセッサを含むバケット処理装置の構成を示す図である。

【図4】バケット処理装置に対する内部情報の引き継ぎ 動作のタイミングチャートを示す図である。

【図5】プログラムバンクを示す図である。

【図6】内部情報の選択的引き継ぎ制御の構成を示す図である。

【符号の説明】

12

77

1 パケット処理装置 10、10-1~10-k~10-n パケット処理プロセッサ

11 パケット入力手段

12 内部情報引き継ぎ手段

\*13 パケット演算手段


14 パケット出力手段

L 通信ライン


Da、Db 内部情報

\* Pa、Pb パケット

[図1]




【図2】




>


【図3】




【図4】



【図5】







## 【手続補正書】

【提出日】平成13年9月14日(2001.9.1

4)


【手続補正1】


【補正対象書類名】図面

\*【補正対象項目名】図1

【補正方法】変更

【補正内容】





【手続補正2】

【補正対象書類名】図面

【補正対象項目名】図2

【補正方法】変更

【補正内容】

[図2]

